DEC's 1965 PDP-8 Pocket Reference Card
PDP 8 INSTRUCTION LIST


Mnemonic  Code          Operation                 Cycles

BASIC INSTRUCTIONS


 AND      0000  logical AND                           2
 TAD      1000  2's complement add                    2
 ISZ      2000  increment and skip if zero            2
 DCA      3000  deposit and clear AC                  2
 JMS      4000  jump to subroutine                    2
 JMP      5000  jump                                  1
 IOT      6000  in-out transfer                   2 1/2
 OPR      7000  operate                               1

GROUP 1 OPERATE MICROINSTRUCTIONS (1 CYCLE)

                                              Event Time
 NOP      7000  no operation                          1
 CLA      7200  clear AC                              1
 CLL      7100  clear link                            1
 CMA      7040  complement AC                         1
 CML      7020  complement link                       1
 RAR      7010  rotate AC and link right one          2
 RAL      7004  rotate AC and link left one           2
 RTR      7012  rotate AC and link right two          2
 RTL      7006  rotate AC and link left two           2
 IAC      7001  increment AC                          2

GROUP 2 OPERATE MICROINSTRUCTIONS (1 CYCLE)


                                              Event Time
 SMA      7500  skip on minus AC                      1
 SZA      7440  skip on zero AC                       1
 SPA      7510  skip on plus AC                       1
 SNA      7450  skip on non zero AC                   1
 SNL      7420  skip on non-zero link                 1
 SZL      7430  skip on zero link                     1
 SKP      7410  skip unconditionally                  1
 OSR      7404  inclusive OR, switch register with AC 2
 HLT      7402  halts the program                     1
 CLA      7600  clear AC                              1


Mnemonic  Code          Operation                 Cycles

COMBINED OPERATE MICROINSTRUCTIONS


 CIA      7041  complement and increment AC           1
 LAS      7604  load AC with switch register          1
 STL      7120  set link (to 1)                       1
 GLK      7204  get link (and put int AC bit 11)      1
 CLA CLL  7300  clear AC and link                     1
 CLA IAC  7201  set AC = 1                            1
 CLA CMA  7240  set AC = -1                           1
 CLL RAR  7110  shift positive number one right       1
 CLL RAL  7104  shift positive number one left        1
 CLL RTL  7106  clear link, rotate 2 left             1
 CLL RTR  7112  clear link, rotate 2 right            1
 SZA CLA  7640  skip if AC = 0, then clear AC         1
 SZA SNL  7460  skip if AC = 0, or link is 1, or both 1
 SNA CLA  7650  skip if AC /= 0, then clear AC        1
 SMA CLA  7700  skip if AC < 0, then clear AC         1
 SMA SZA  7540  skip if AC <= 0                       1
 SMA SNL  7520  skip if AC < 0 or line is 1 or both   1
 SPA SNA  7550  skip if AC > 0                        1
 SPA SZL  7530  skip if AC >= 0 and if the link is 0  1
 SPA CLA  7710  skip of AC >= 0, then clear AC        1
 SNA SZL  7470  skip if AC /= 0 and link = 0          1


|d|i|g|i|t|a|l| EQUIPMENT CORPORATION
   PRINTED IN U.S.A.    25-5/65
I

typedef struct packed
{
   logic [2:0] count;
   logic [2:0] num;
   logic flgdep;               // 1=depencency on flags
   updpat_e updpat;         // reg update pattern
   updpat_e fupdpat;         // flags update pattern
   logic [1:0] sz;
   logic [31:0] imm;
   logic Rs2wl;
   logic [4:0] Rs2;
   logic [4:0] Rs1;
   logic [4:0] Rd;
   logic [6:0] opcode;
} uop_t;

68000 instructions get mapped onto multiple micro-ops (RISC instructions).

typedef struct packed {
   logic v;         // valid
   logic exc;      // exception eg. bad register
   logic [2:0] count;    // how many micro-ops make up the instruction
   logic [2:0] num;      // which micro-op this is
   logic [1:0] xRs3;     // extended register specifications
   logic [1:0] xRs2;
   logic [1:0] xRs1;
   logic [1:0] xRd;
   logic [3:0] xop4;     // extended instruction spec.
   instruction_t ins;     // an instruction that is from a subset of the ISA's instruction set.
} micro_op_t;

typedef struct packed
{
   logic zero;
   logic op;
   fround_t rm;
   logic [4:0] Rs3;
   logic [4:0] Rs2;
   logic cr;
   logic [4:0] Rs1;
   logic [4:0] Rd;
   logic [5:0] opcode;
} fma_inst_t;

typedef struct packed {
   logic v;         // valid
   logic exc;      // exception eg. bad register
   logic [2:0] count;    // how many micro-ops make up the instruction
   logic [2:0] num;      // which micro-op this is
   logic [1:0] xRs3;     // extended register specifications
   logic [1:0] xRs2;
   logic [1:0] xRs1;
   logic [1:0] xRd;
   logic [3:0] xop4;     // extended instruction spec.
   logic zero;
   logic op;
   fround_t rm;
   logic [4:0] Rs3;
   logic [4:0] Rs2;
   logic cr;
   logic [4:0] Rs1;
   logic [4:0] Rd;
   logic [5:0] opcode;
} fma_micro_op_t;

// Handles mapping:
//   ADD,SUB,AND,OR,EOR
task tAlu;
input opcode_e opc;
input instruction_t ir;
input ndx_t ir2;
input ndx_t ir3;
input ndx_t ir4;
input [15:0] ir5;
input updpat_e updpat;
output uop_t [4:0] uop;
output [2:0] icount;
begin
   icount = 3'd1;
   uop[0] = {$bits(uop_t){1'b0}};
   uop[1] = {$bits(uop_t){1'b0}};
   uop[2] = {$bits(uop_t){1'b0}};
   uop[3] = {$bits(uop_t){1'b0}};
   uop[4] = {$bits(uop_t){1'b0}};
   uop[0].updpat = UPD_ALL;
   uop[1].updpat = UPD_ALL;
   uop[2].updpat = UPD_ALL;
   uop[3].updpat = UPD_ALL;
   uop[4].updpat = UPD_ALL;
   uop[0].fupdpat = UPD_NONE;
   uop[1].fupdpat = UPD_NONE;
   uop[2].fupdpat = UPD_NONE;
   uop[3].fupdpat = UPD_NONE;
   uop[4].fupdpat = UPD_NONE;
   uop[1].num = 3'd1;
   uop[2].num = 3'd2;
   uop[3].num = 3'd3;
   uop[4].num = 3'd4;
   case({ir.add.d,ir.add.m})
   4'b0000:   // Dn
      begin
         uop[0].count = 3'd1;
         uop[0].opcode = opc;
         uop[0].sz = ir.add.sz;
         uop[0].Rd = mapDn(ir.add.Dn);
         uop[0].Rs1 = mapDn(ir.add.Dn);
         uop[0].Rs2 = mapDn(ir.add.Xn);
         case(ir.add.sz)
         2'b00:   uop[0].updpat = UPD_BYTE;
         2'b01:   uop[0].updpat = UPD_WORD;
         2'b10:   uop[0].updpat = UPD_LONG;
         default:   ;
         endcase
         uop[0].fupdpat = updpat;
      end
   4'b0001:   // An
      begin
         uop[0].count = 3'd1;
         uop[0].opcode = opc;
         uop[0].sz = ir.add.sz;
         uop[0].Rd = mapDn(ir.add.Dn);
         uop[0].Rs1 = mapDn(ir.add.Dn);
         uop[0].Rs2 = mapAn(ir.add.Xn);
         case(ir.add.sz)
         2'b00:   uop[0].updpat = UPD_BYTE;
         2'b01:   uop[0].updpat = UPD_WORD;
         2'b10:   uop[0].updpat = UPD_LONG;
         default:   ;
         endcase
         uop[0].fupdpat = updpat;
      end
   4'b0010:   // (An)
      begin
         uop[0].count = 3'd2;
         uop[0].opcode = fnLoadop(ir.add.sz);
         uop[0].sz = ir.add.sz;
         uop[0].Rd = 5'd17;
         uop[0].Rs1 = mapAn(ir.add.Xn);
         uop[1].opcode = opc;
         uop[1].sz = ir.add.sz;
         uop[1].Rd = mapDn(ir.add.Dn);
         uop[1].Rs1 = mapDn(ir.add.Dn);
         uop[1].Rs2 = 5'd17;
         case(ir.add.sz)
         2'b00:   uop[1].updpat = UPD_BYTE;
         2'b01:   uop[1].updpat = UPD_WORD;
         2'b10:   uop[1].updpat = UPD_LONG;
         default:   ;
         endcase
         uop[1].fupdpat = updpat;
      end

...   
movec.l   coreno,d0               ; get core number
   cmpi.b #2,d0
   bne   start_other
   move.b d0,IOFocus               ; Set the IO focus in global memory
   if HAS_MMU
      bsr InitMMU                     ; Can't access anything till this is done
   endif
   bsr   InitIOPBitmap               ; not going to get far without this
   bsr   InitSemaphores
   bsr   InitRand
   bsr RandGetNum
   andi.l #$FFFFFF00,d1
   move.l d1,_canary
   movec d1,canary
   bsr   Delay3s                  ; give devices time to reset
   move.l #0,$FD000000
   move.l #0,$FD000004
   move.l #0,$FD000008
   move.l #0,$FD00000C
   move.l #0,$FD000010
   move.l #0,$FD000014
   move.l #0,$FD000018
   move.l #0,$FD00001C
   bsr   clear_screen
...